Sigrity SPEED2000
主要優(yōu)勢
- 執(zhí)行時域信號完整性分析，以確認(rèn)設(shè)計滿足指定目標(biāo)
- 使用靈活的二維和三維可視化結(jié)果記錄仿真，包括波形和虛擬漫游
- 使用嵌入式解算器和模擬器為基于布局的電氣規(guī)則檢查（ERC）提供優(yōu)化的工作流
Cadence Sigrity SPEED2000?技術(shù)是一款基于布局的有限差分時域（FDTD）仿真工具，可用于IC封裝和/或電路板分析，具有多種工作流程，可指導(dǎo)用戶完成各種分析任務(wù)，包括電氣規(guī)則檢查、互連模型提取、信號完整性（SI）和電源完整性（PI）研究以及設(shè)計階段電磁干擾分析。包括電路和傳輸線仿真與快速專用電磁場求解器的組合，該求解器可計算IC封裝和電路板信號和平面上信號、電源和接地之間的動態(tài)相互作用。
Sigrity SPEED2000技術(shù)旨在與流行的芯片/封裝/電路板設(shè)計流程配合使用。該工具允許您執(zhí)行時域分析以確認(rèn)設(shè)計滿足指定目標(biāo)，了解復(fù)雜的電壓噪聲傳播（包括返回路徑不連續(xù)性），模擬同步開關(guān)噪聲 （SSN），并幫助您確定改進(jìn)機(jī)會。Sigrity SPEED2000技術(shù)為封裝和/或PCB的SI和PI提供了瞬態(tài)仿真環(huán)境。可以執(zhí)行互連模型提取，以支持純電路仿真器（如Cadence Sigrity SystemSI仿真器）中的聚焦（1級）或串?dāng)_聚焦（2級）仿真。此外，Sigrity SystemSI 和 SPEED2000 技術(shù)可以一起使用，以支持使用 FDTD 直接工作流程進(jìn)行詳細(xì)的功耗感知（3 級）SI 分析。
另一個流行的Sigrity SPEED2000工作流是電源感知電氣規(guī)則檢查（ERC）。這項(xiàng)獨(dú)特的技術(shù)超越了傳統(tǒng)的阻抗和串?dāng)_規(guī)則檢查，包括來自可能振鈴的電源和接地層的估計噪聲耦合。
靜電放電（ESD）工作流程用于測試來自外部電源的突然和意外電流的影響，例如人體接觸或插入帶有電荷的電纜。該流程包括定義ESD槍模型的放置，然后觀察對電路板、信號和平面的影響。ESD模擬中包括瞬態(tài)電壓抑制（TVS）二極管及其鉗制電壓峰值的能力。
特征
- 信號阻抗、串?dāng)_和返回路徑不連續(xù)性的全板屏蔽工作流程（無需模型）
- 基于仿真的SI規(guī)則檢查，考慮功率平面噪聲（無需模型）
- 模擬同步開關(guān)噪聲（SSN）并確定改進(jìn)選項(xiàng)
- 獨(dú)特的電磁控制（EMC）模擬解決方案，支持具有非線性驅(qū)動器和接收器的設(shè)計
- 確定堆棧、平面幾何圖形和I/O配置變化的影響
- 觀察噪聲產(chǎn)生的位置，確定其傳播方式，并確定其是否保持在目標(biāo)級別內(nèi)
- 互連單個或耦合信號線的模型提取，以便與外部電路仿真器（如Sigrity SystemSI工具）一起使用
- 取作為Sigrity SystemSI工具的FDTD直接引擎，支持系統(tǒng)級功率感知SI分析（不需要S參數(shù)）
- ESD工作流程提供關(guān)于TVS二極管有效性的反饋
- 針對流程進(jìn)行了優(yōu)化，包括?Cadence Sip 布局、Allegro 封裝設(shè)計器和?Allegro PCB 設(shè)計器
- 易于用于Mentor，Zuken和Altium流程，在需要多結(jié)構(gòu)設(shè)計支持的地方接受CAD數(shù)據(jù)庫的混合