Sigrity Adyanced SI
主要優(yōu)勢(shì)
- 通過(guò)盡早發(fā)現(xiàn)潛在的反射和串?dāng)_問(wèn)題，降低成本，節(jié)省時(shí)間
- 支持前沿的SI接口，可對(duì)從DC到56GHz以上的串行和并行鏈路進(jìn)行統(tǒng)計(jì)以及時(shí)域和頻域分析
為了幫助您快速實(shí)現(xiàn)通用拓?fù)浜蜆?biāo)準(zhǔn)接口，Cadence Sigrity??先進(jìn)的SI技術(shù)可在多種模式下執(zhí)行自動(dòng)芯片間信號(hào)完整性（SI）分析：
- 并行總線的源同步
- 串行鏈路，重點(diǎn)是 SerDes 通道
- 用于信號(hào)、電源或組合假設(shè)分析的自由格式通用拓?fù)涮剿鳝h(huán)境
我們的高級(jí) SI 技術(shù)涵蓋 DC 至 56GHz （112Gbps） 以上的范圍，使用頻域、時(shí)域和統(tǒng)計(jì)分析方法。
Sigrity Topology Explorer
此通用拓?fù)涮剿鞴δ芊浅＿m合探索端到端信號(hào)和電源拓?fù)?，包括讓您同時(shí)執(zhí)行 SI 或瞬態(tài)電源完整性 （PI） 分析。此外，您還可以包括復(fù)雜的互連模型，并將它們連接到單個(gè)驅(qū)動(dòng)器/接收器/離散符號(hào)，該符號(hào)會(huì)自動(dòng)復(fù)制互連模型上每個(gè)端口的電路。此功能包含在Sigrity Aurora中，可以從物理PCB或IC封裝設(shè)計(jì)中自動(dòng)提取網(wǎng)絡(luò)。
Sigrity SystemSI 并行總線分析
端到端分析適用于如DDRx內(nèi)存的源同步并行總線接口。包含過(guò)孔向?qū)У那胺抡婀δ苁鼓梢钥焖偕刹⑦B接模型，并基于該模型展開(kāi)后續(xù)設(shè)計(jì)。隨著設(shè)計(jì)被優(yōu)化完善，您可以更換更詳細(xì)的模型，以反映實(shí)際的硬件設(shè)計(jì)。Advanced SI 包括以下功能：
- 創(chuàng)建互連通道模型，進(jìn)行反射分析和串?dāng)_分析
- 采用”直接時(shí)域有限差分法（FDTD-direct）”執(zhí)行精確的同步開(kāi)關(guān)噪聲（SSN）分析，而無(wú)需使用S參數(shù)模型（可使用 Cadence Extraction Suites 中包含的 工具導(dǎo)入 S 參數(shù)）
- 使用Cadence Sigrity寬帶SPICE實(shí)用程序從S參數(shù)創(chuàng)建SPICE模型，這是Advanced SI技術(shù)的一部分
- 在讀寫傳輸中添加均衡效果。可以添加IBIS-AMI模型，并且可以應(yīng)用信道仿真來(lái)運(yùn)行百萬(wàn)位仿真以執(zhí)行誤碼率（BER）仿真
并行仿真中考慮了介質(zhì)損耗和導(dǎo)體損耗、反射、碼間干擾 (ISI)、串?dāng)_和同步開(kāi)關(guān)噪聲 (SSN) 的影響。這些仿真可以充分考慮非理想電源分配系統(tǒng)的影響。圖形化輸出及后處理選項(xiàng)能為快速改進(jìn)系統(tǒng)提供思路。
可以將仿真結(jié)果與常見(jiàn) JEDEC 標(biāo)準(zhǔn)（例如 DDR4 和 DDR5）進(jìn)行比較，以確保設(shè)計(jì)滿足標(biāo)準(zhǔn)規(guī)范的要求。如有需要，可以配置額外測(cè)試以補(bǔ)充規(guī)范測(cè)試，或者針對(duì)專有 IP 創(chuàng)建自定義合規(guī)性測(cè)試包。
Sigrity SystemSI 串行鏈路分析
通過(guò)這款屢獲殊榮的芯片到芯片分析，使用基本模板進(jìn)行早期評(píng)估，該分析側(cè)重于高速 SerDes 設(shè)計(jì)，如 PCI Express （PCIe）、HDMI、SFP+、Xaui、Infiniband、SAS、SATA 和 USB。行業(yè)標(biāo)準(zhǔn)的IBIS-AMI發(fā)射器和接收器模型支持使您能夠?qū)Υ墟溌返耐ǖ佬袨檫M(jìn)行仿真，這些鏈路來(lái)自多個(gè)供應(yīng)商的芯片。如果您是芯片模型開(kāi)發(fā)人員，則可以使用有助于IBIS-AMI模型開(kāi)發(fā)的技術(shù)。您可以添加多個(gè)封裝、連接器和電路板的模型，以反映整個(gè)通道。仿真可識(shí)別串?dāng)_問(wèn)題，并展示芯片級(jí)時(shí)鐘和數(shù)據(jù)恢復(fù)（CDR）技術(shù)的有效性。全通道仿真（包括數(shù)百萬(wàn)位數(shù)據(jù)）可確認(rèn)總體誤碼率，以確定抖動(dòng)和噪聲水平是否在規(guī)定的容差范圍內(nèi)。您可以獲得適用于常用接口（即 PCIe 5.0）的一致性套件，以自動(dòng)執(zhí)行所需的信號(hào)質(zhì)量檢查。您還可以配置自定義合規(guī)性工具包
特征
- 準(zhǔn)確處理非理想供電系統(tǒng)對(duì)SI的影響
- 同時(shí)評(píng)估 SI 效應(yīng)，如損耗、反射、串?dāng)_和同步開(kāi)關(guān)輸出 （SSO）
- 支持行業(yè)標(biāo)準(zhǔn)的IBIS-AMI發(fā)射器和接收器模型，能夠模擬串行鏈路的通道行為，這些鏈路來(lái)自多個(gè)供應(yīng)商的芯片
- 高度自動(dòng)化的測(cè)量和報(bào)告功能